1 引言

卷到卷電子標(biāo)簽生產(chǎn)線是滿足RFID市場對(duì)電子標(biāo)簽海量需求的設(shè)備。生產(chǎn)中很多因素會(huì)影響電子標(biāo)簽的性能，尤其是會(huì)影響電子標(biāo)簽靈敏度一致性。電子標(biāo)簽靈敏度一致性在實(shí)際應(yīng)用中反映了在同一環(huán)境下讀取不同電子標(biāo)簽的可靠程度，它直接影響或代表著RFID系統(tǒng)運(yùn)行的可靠性。自從全球零售巨頭Walmart在零售行業(yè)引入RFID技術(shù)后，Walmart對(duì)RFID電子標(biāo)簽的需求就受到電子標(biāo)簽供應(yīng)商們的矚目。尤其是Walmart對(duì)供應(yīng)商提供的RFID電子標(biāo)簽驗(yàn)收標(biāo)準(zhǔn)（包括對(duì)電子標(biāo)簽靈敏度一致性的要求）備受電子標(biāo)簽制造商們關(guān)注。因此，電子標(biāo)簽制造商必須重視影響電子標(biāo)簽靈敏度一致性的各種因素，在生產(chǎn)中加以控制，以滿足通過Walmart公司對(duì)電子標(biāo)簽的驗(yàn)收?？赡軙?huì)影響電子標(biāo)簽靈敏度一致性的因素很多，找出影響電子標(biāo)簽靈敏度一致性的主要因素，對(duì)指導(dǎo)電子標(biāo)簽生產(chǎn)具有實(shí)際意義。

因?yàn)椋琑FID UHF電子標(biāo)簽靈敏度一致性對(duì)系統(tǒng)運(yùn)行影響較大，所以，本文只研究UHF電子標(biāo)簽靈敏度一致性問題。

2 實(shí)驗(yàn)測試

2.1 各種因素分組及測試設(shè)備和測試環(huán)境

可能影響電子標(biāo)簽靈敏度一致性的因素有：倒封裝貼片生產(chǎn)線的溫度、壓力、時(shí)間等參數(shù)；表面未敷膜芯片和敷膜芯片；天線表面潔凈狀態(tài)；不同金屬天線；天線饋點(diǎn)寬縫隙和窄縫隙等。將不同因素分別組合制作成電子標(biāo)簽，每個(gè)組合取30枚電子標(biāo)簽測試其靈敏度，并用Minitab軟件做產(chǎn)品制程能力分析。測試設(shè)備主要有芬蘭Voyantic公司的Tagformance UHF電子標(biāo)簽測試儀、計(jì)算機(jī)等；測試環(huán)境在微波暗室中。

2.2 測試結(jié)果

2.2.1電子標(biāo)簽測試儀靈敏度曲線分析

通過電子標(biāo)簽測試儀對(duì)大量電子標(biāo)簽測試后得到的結(jié)果舉例如下：

（1）未敷膜芯片的電子標(biāo)簽在900MHz頻點(diǎn)上靈敏度增益一般在-18dBm~-12 dBm之間，離散性較大，如圖1所示。

（2）敷膜芯片的電子標(biāo)簽在900MHz頻點(diǎn)上靈敏度增益一般在-15dBm~-12 dBm之間，一致性較好，如圖2所示。

（3）未敷膜芯片與寬縫隙天線組合的電子標(biāo)簽比與窄縫隙天線組合的電子標(biāo)簽靈敏度一致性稍好。

（4）天線表面潔凈狀態(tài)；倒封裝貼片時(shí)的溫度、壓力、時(shí)間等參數(shù)；不同金屬天線等因素對(duì)電子標(biāo)簽靈敏度一致性影響不明顯。

圖1未敷膜芯片電子標(biāo)簽靈敏度曲線[2]圖2敷膜芯片電子標(biāo)簽靈敏度曲線[2]

2.2.2 產(chǎn)品制程能力分析

將電子標(biāo)簽測試儀在900MHz頻點(diǎn)上的靈敏度增益數(shù)據(jù)用Minitab軟件做產(chǎn)品制程能力分析。取規(guī)格下限（LSL）為-16dBm，規(guī)格上限（USL）為-12 dBm，樣本數(shù)為30。

參考圖表如下：

圖3未敷膜芯片某種組合Cpk=0.63 [2]圖4未敷膜芯片某種組合Cpk=0.44[2]

圖5敷膜芯片某種組合Cpk=1.42 [2] 圖6敷膜芯片某種組合Cpk=1.10[2]

制程能力判斷標(biāo)準(zhǔn)：

圖3、圖4為未敷膜芯片在不同壓力、不同潔凈度下制作的電子標(biāo)簽的制程能力分析，因Cpk<0.67，為D級(jí)，說明制程能力嚴(yán)重不足，不可接受。

圖5、圖6為敷膜芯片在不同壓力、不同潔凈度下制作的電子標(biāo)簽的制程能力分析，因Cpk≥1.0，為B級(jí)，說明制程能力合格，可以接受。

通過對(duì)電子標(biāo)簽上萬枚次的測試、對(duì)比分析，得到結(jié)果：表面未敷膜芯片與窄縫隙天線貼合制作的電子標(biāo)簽靈敏度一致性較差；其他因素對(duì)電子標(biāo)簽靈敏度一致性影響不明顯。

3  理論計(jì)算

圖7電子標(biāo)簽等效電路[1]

平板電容計(jì)算公式：C=εε₀S/d（1）
式中單位：電容C（F）；面積S（m²）；極板間距d（m）

真空介電常數(shù)：ε₀= 8.85×10^-12

空氣相對(duì)介電常數(shù)ε₁=1

膜的相對(duì)介電常數(shù)ε₂≈2

由芯片的Datasheet得到某款芯片的尺寸為：0.66×10^-3m× 0.66× 10^-3m[1]

3.1未敷膜和敷膜芯片與窄縫隙天線之間產(chǎn)生的寄生電容及不可控電容偏差范圍：

圖8芯片在窄縫隙天線上

假設(shè)未敷膜及敷膜芯片與窄縫隙天線正對(duì)面積均為芯片面積的60%（見圖8）

正對(duì)面積 S₁=0.66 × 10^-3× 0.66× 10^-3× 60% ≈ 0. 26× 10^-6m²（2）

S₂=0.66 × 10^-3× 0.66 × 10^-3× 60% ≈ 0. 26× 10^-6m²（3）

未敷膜芯片與窄縫隙天線正對(duì)面積之間的間距為鈍化層的厚度（見圖9）：

d₁=1.2×10^-6m

圖9未敷膜芯片與天線之間間距

敷膜芯片與窄縫隙天線正對(duì)面積之間的間距為鈍化層+膜的厚度（見圖10）：

d₂=8.2× 10^-6 m

圖10敷膜芯片與天線之間間距

電容計(jì)算：

C₁=ε₁ε₀S₁/d₁=1 ×8.85 × 10^-12×0. 26 × 10^-6 ÷1.2 × 10^-6 ≈ 1.9 pF（4）

C₂=ε₂ε₀S₂/d₂=2 ×8.85 × 10^-12×0.26 ×10^-6 ÷8.2 ×10^-6 ≈ 0.28 pF（5）

假設(shè)倒封裝貼片時(shí)受到導(dǎo)電膠及壓力等因素的影響，使芯片與天線之間的間距有0.2×10^-6 m高度不可控，用d₁d₂表示不可控高度最大間距。

可能達(dá)到的最大間距：

d₁=1.4 × 10^-6m

d₂=8.4 × 10^-6 m

最大間距時(shí)的電容：

C₁=ε₁ε₀S₁/d₁=1 ×8.85 ×10^-12×0. 26 ×10^-6 ÷1.4 × 10^-6≈ 1.6 pF（6）

C₂=ε₂ε₀S₂/d₂=2 ×8.85 × 10^-12×0.26 × 10^-6÷8.4× 10^-6≈ 0.27 pF（7）

不可控電容偏差的范圍：

ΔC₁ =C₁-C₁= 1.9 -1.6 = 0.3 pF（8）

所以未敷膜芯片與窄縫隙天線間不可控電容偏差范圍為：0~0.3 pF

ΔC₂ =C₂-C₂= 0.28 -0.27 = 0.01pF（9）

敷膜芯片與窄縫隙天線間不可控電容偏差范圍為：0~0.01pF

從芯片的等效電路（見圖7）得知，芯片的等效電容為0.8 pF；未敷膜芯片與窄縫隙天線間的寄生電容1.6 pF及不可控電容偏差范圍0~0.3 pF均與芯片的等效電容0.8 pF接近，尤其是不可控電容偏差范圍0~0.3 pF較大，所以對(duì)電子標(biāo)簽靈敏度一致性影響較大；

敷膜芯片與窄縫隙天線間的寄生電容0.28pF及不可控電容偏差范圍0~0.01 pF均比芯片的等效電容0.8 pF小很多，所以對(duì)電子標(biāo)簽靈敏度一致性影響較小。

3.2 未敷膜芯片與寬縫隙天線產(chǎn)生的寄生電容及不可控電容偏差范圍：

假設(shè)未敷膜芯片與寬縫隙天線正對(duì)面積為芯片面積的30%（見圖11）

圖11芯片在寬縫隙天線上

正對(duì)面積 S₃=0.66× 10^-3× 0.66× 10^-3× 30% ≈ 0. 13× 10^-6m²（10）

未敷膜芯片與寬縫隙天線正對(duì)面積之間的間距為鈍化層的厚度：

基本間距：d₃=1.2× 10^-6m

最大間距：d₃=1.4× 10^-6m

電容計(jì)算：

C₃=ε₁ε₀S₃/d₃=1 ×8.85 × 10^-12×0. 13 × 10^-6 ÷1.2 × 10^-6≈ 0.9 6 pF（11）

C₃=ε₁ε₀S₃/d₃=1 ×8.85 × 10^-12×0. 13 × 10^-6 ÷1.4 ×10^-6≈ 0.82 pF（12）

ΔC₃ =C₃–C₃= 0.96-0.82 = 0.14 pF（13）

所以未敷膜芯片與寬縫隙天線間不可控電容偏差范圍為：0~0.14 pF

未敷膜芯片與寬縫隙天線間的寄生電容0.96pF及不可控電容偏差范圍0~0.14 pF均比與窄縫隙天線間的寄生電容1.6 pF及不可控電容偏差范圍0~0.3 pF小，所以比窄縫隙天線對(duì)電子標(biāo)簽靈敏度一致性的影響要小。

通過電子標(biāo)簽測試儀實(shí)驗(yàn)測試和理論計(jì)算得出結(jié)論：未敷膜芯片與窄縫隙天線間的寄生電容和電容偏差是造成電子標(biāo)簽靈敏度一致性差的主要原因。

4結(jié)語

UHF電子標(biāo)簽靈敏度一致性問題，是芯片及天線設(shè)計(jì)加工、倒封裝生產(chǎn)工藝等因素共同影響的較復(fù)雜的問題。本文通過大量實(shí)驗(yàn)測試和理論計(jì)算，確定了芯片未敷膜結(jié)構(gòu)形式是影響電子標(biāo)簽靈敏度一致性差的一種主要因素。實(shí)驗(yàn)測試過程、對(duì)比分析工作和得到的結(jié)果，均對(duì)電子標(biāo)簽芯片及天線設(shè)計(jì)和電子標(biāo)簽生產(chǎn)制造有指導(dǎo)意義。